

引用格式:王晖,张涛,刘劲. 一种用于 Buck 型 DC-DC 电源管理芯片的带隙基准源[J]. 微电子学与计算机,2020,37(10):42-47. [WANG H, ZHANG T, LIU J. A bandgap reference source for buck DC-DC power management chip[J]. Microelectronics & Computer,2020,37(10):42-47.]

一种用于 Buck 型 DC-DC 电源管理芯片的带隙基准源

王 晖,张 涛,刘 劲

(武汉科技大学 信息科学与工程学院,湖北 武汉 430081)

摘 要: 针对广泛使用的 Buck 型 DC-DC 电源管理系统,出于带隙基准源产生的电压精度对系统输出影响的考虑,本文设计了一种带负反馈环路用于 Buck(降压)型 DC-DC 电源管理芯片的基准电路. 本文在对传统的基于 BJT 电压基准源的分析基础上,经过理论分析和模拟仿真,选用华虹 0.18 μm BCD 工艺,在 $-40^{\circ}\text{C}\sim 100^{\circ}\text{C}$ 的温度范围内进行仿真,当输入电压为 5 V 的时候,基准源的温度系数为 4.9×10^{-6} ppm/ $^{\circ}\text{C}$,PSRR(电源抑制比)分别为 -65.8 dB@dc, -40.2 dB@1.5 MHz,均表现出较好的性能.

关键词: 降压型 DC-DC;带隙基准源;温度系数;电源抑制比

中图分类号: TN432

文献标识码: A

文章编号: 1000-7180(2020)10-0042-06

A bandgap reference source for buck DC-DC power management chip

WANG Hui, ZHANG Tao, LIU Jing

(School of information Science and Engineering, Wuhan University of Science and Technology, Wuhan 430081,China)

Abstract: Aiming at the widely used Buck DC-DC power management system, a negative feedback loop for Buck DC-DC power management chip reference circuit is designed in this paper, considering the influence of the voltage accuracy generated by the bandgap reference source on the system output. Based on the analysis of the traditional BJT-based voltage reference source, this paper selects Huahong 0.18 μm BCD process and performs simulation in the temperature range of -40°C to 100°C . When the input voltage is 5 V, the temperature coefficient of the reference source is 4.9×10^{-6} ppm/ $^{\circ}\text{C}$, and power supply rejection ratio(PSRR) is -65.8 dB@dc, -40.2 dB@1.5 MHz, all of which show good performance.

Key words: Buck DC-DC; bandgap reference source; temperature coefficient(TC); power supply rejection ratio(PSRR)

1 引言

随着电源管理芯片朝着大电流和高频率方向的发展,对带隙基准电路的要求越来越高. 芯片的大电流意味着整个系统的功耗会增加,因此基准电路需要在比较宽的温度范围内工作,并保证输出的参考电压保持比较小的波动;高频率是整块芯片能在较高的频率下工作,并且各项输出指标比较稳定. 在 DC-DC 电源管理芯片设计中,欠压闭

环锁存、误差放大器等的参考电流、电压均由带隙基准模块产生,这个基准的精准度将会直接作用到相关的输出参考信号,从而影响整块芯片的可控精度^[1]. 电源的纹波或者噪声输入到带隙基准中,而这个基准源的输出电压,将作为一个差分输入到误差放大器中去,这部分被当作输入信号中的纹波或噪声就会被放大,从而会影响到系统的稳定性. 因此,在带隙基准电路中,需要考虑到温度、频率的影响以及提高电源抑制比特性. 这样,




图2 本文提出的带隙基准源整体电路

压 V_{ref} .

由前面的分析知: X, Y 两点等电位, 即 $V_X = V_Y$. 而 R_2 和 R_3 的阻值相同, 流过 Q_1 、 Q_2 晶体管的电流相同且为:

$$I_1 = I_2 = \frac{V_{ref1} - V_X}{R_2} \quad (7)$$

由公式(5)可得运算放大器(OP)输出端的电压 V_{ref1} 为:

$$V_{ref1} = V_{BE, Q2} + V_T \left(1 + \frac{R_2}{R_1}\right) \ln N \quad (8)$$

式中, N 为 Q_1 、 Q_2 两个晶体管并联的个数之比. 利用公式(8)中的正、负温度电压的系数加权, 可以调整 V_{BE} 、 V_T 的系数关系, 就能得到与温度无关特性的基准参考电压 V_{ref1} .

在室温的情况下, $\partial V_{BE}/\partial T \approx -1.5 \text{ mV}/^\circ\text{K}$, 而 $\partial V_T/\partial T \approx +0.087 \text{ mV}/^\circ\text{K}$ ^[2]. 使得 $(1 + R_2/R_1) \ln N (0.087 \text{ mV}/^\circ\text{K}) = 1.5 \text{ mV}/^\circ\text{K}$ 成立, 即 $(1 + R_2/R_1) \ln N \approx 17.2$, 则公式(8)中的正、负温度系数就能相互抵消, 这样得到零温度系数、高精度的参考电压 V_{ref1} .

图2基准源电路中的带隙核心部分, M_{P4} 、 M_{N3} 和 M_{P5} 、 M_{N4} 、 R_5 分别组成两个共源放大电路, 单级增益^[3] 分别为:

$$A_{V1} = -g_{MN3}/g_{MN4} = -f(W/L)_{MN3}/f(W/L)_{MP4} \quad (9)$$

$$A_{V2} = -g_{MN4}(R_L + r_o) \approx -g_{MN4}R_5 \quad (10)$$

即第一级共源放大器增益 A_{V1} 与 M_{P4} 、 M_{N3} 这两个管子的尺寸比有关, 减小 M_{P4} 的尺寸 $(W/L)_{MP4}$ 可以使得增益适当增加, 电压增益的可控性得到了改善. 第二级共源放大器增益 A_{V1} 与电阻 R_5 的值相关, 通过选取适当的阻值, 不仅能够调整电路的增益大小, 输出需要的基准电压 V_{ref} , 而且这个电阻 R_5 还起着降低这部分电路功耗的作用, 从而使得整个电路的能耗得以降低.

最终输出基准电压 V_{ref} :

$$V_{ref} = A_{V1}A_{V2}V_{ref1} = A_{V1}A_{V2} \left[V_{BE, Q2} + V_T \left(1 + \frac{R_2}{R_1}\right) \ln N \right] \quad (11)$$




图3 带隙基准的部分系统结构图

如图3带隙基准部分系统结构图所示, 其中, OP为五管OTA, 增益为 A_{VOP} ; B_1 为 R_1 、 R_2 和 Q_2 构成的分压网络, 增益为 β_1 ; B_2 为 R_3 和 Q_1 构成的分压网络, 增益为 β_2 . 则这个系统的传递函数为:

$$[(Y_+ - \beta_1 \cdot V_{\text{refl}}) - (X_- - \beta_2 \cdot V_{\text{refl}})]A_{\text{VOP}} = V_{\text{refl}} \quad (12)$$

则:

$$\frac{V_{\text{refl}}}{Y_+ - X_-} = \frac{A_{\text{VOP}}}{1 + A_{\text{V1}}(\beta_1 - \beta_2)} \quad (13)$$

当误差放大器 OP 的增益足够大(即 $A_{\text{VOP}} \rightarrow \infty$) 的时候,有:

$$\frac{V_{\text{refl}}}{Y_+ - X_-} \approx \frac{1}{\beta_1 - \beta_2} \quad (14)$$

而由相关文献^[4] 知道:

$$\beta_1 = \frac{r_{\text{Q1}}}{R_3 + r_{\text{Q1}}} \quad (15)$$

$$\beta_2 = \frac{R_1 + r_{\text{Q2}}}{R_1 + R_2 + r_{\text{Q2}}} \quad (16)$$

公式(15)、(16) 中, r_{Q1} 、 r_{Q2} 分别为 Q_1 、 Q_2 两个晶体管的小信号等效电阻,此时有: $r_{\text{Q1}} = r_{\text{Q2}} = r_{\text{Q}}$.

则系统的闭环增益为:

$$\begin{aligned} |A|_{\text{close-loop}} &= \frac{1}{\beta_1 - \beta_2} \\ &= \frac{(R_1 + R_2 + r_{\text{Q}})(R_3 + r_{\text{Q}})}{R_1 R_3} \end{aligned} \quad (17)$$

3.3 负反馈电路

为了抑制 Buck 型 DC-DC 电源管理系统产生的电源噪声,需要改善电压基准模块的高电源抑制特性(PSR). 而为了提高电源抑制这一特性,一般的做法:对电压基准模块的供电电压进行稳压,从而可以提高源抑制特性. 本文按照这个思路,设计先把电压基准核心模块作为一个独立的部分,再加入到一个闭环的反馈系统中去,最终利用这个新闭环系统的负反馈环路效应,就能提高图 2 中整个电路的电源抑制特性.

在图 2 的整体电路的负反馈部分,当电源电压 V_{DD} 略微增大之后,虽然二级管连接方式的 M_{P9} 管会使得的 M_{P8} 管栅压跟随 V_{DD} 的变化而变化,但由于偏置电流基本不受 V_{DD} 的影响,因而这会使得 M_{P8} 的栅源电压 $V_{\text{GS,MP8}}$ 保持稳定. 又因为 MOS 管存在漏源电阻 R_{ds} , V_{DD} 的上升会使得流过 M_{P8} 管的电流增加. 根据基尔霍夫电流定理知:流出 M_{P8} 管的电流增加,则流入基准核心电路和 M_{P7} 、 M_{N8} 两个管子支路的电流也会增加,这样势必会造成电压 V_{pre} 的升高.

由本文 2.2 节的系统结构分析方法可求得:

$$\begin{aligned} \frac{V_{\text{ref}}}{V_{\text{pre}}} &\approx \frac{\text{PSR}_1 \cdot A_{\text{O2}} + \text{PSR}_2}{|\beta_1 - \beta_2| \cdot A_{\text{O1}} \cdot A_{\text{O2}}} = \\ &= \frac{1}{|\beta_1 - \beta_2|} \cdot \frac{\text{PSR}_1 \cdot A_{\text{O2}} + \text{PSR}_2}{A_{\text{O1}} \cdot A_{\text{O2}}} \end{aligned} \quad (18)$$

将式(17) 带入(18),可得:

$$\begin{aligned} \frac{V_{\text{ref}}}{V_{\text{pre}}} &= \frac{(R_1 + R_2 + r_{\text{Q}})(R_3 + r_{\text{Q}})}{R_1 R_3} \cdot \\ &\frac{\text{PSR}_1 \cdot A_{\text{O2}} + \text{PSR}_2}{A_{\text{O1}} \cdot A_{\text{O2}}} \end{aligned} \quad (19)$$

由小信号模型^[5] 可知:

$$\text{PSR}_1 = \frac{g_{\text{O,MP2}}}{2g_{\text{O,MN2}}} \quad (20)$$

$$\text{PSR}_2 = \frac{g_{\text{O,MP4}}}{g_{\text{O,MN3}} + g_{\text{O,MP4}}} \quad (21)$$

将式(20)、(21) 带入(19) 得:

$$\begin{aligned} \frac{V_{\text{ref}}}{V_{\text{pre}}} &= \frac{(R_1 + R_2 + r_{\text{Q}})(R_3 + r_{\text{Q}})}{R_1 R_3} \cdot \\ &\frac{\frac{g_{\text{O,MP2}}}{2g_{\text{O,MN2}}} \cdot A_{\text{O2}} + \frac{g_{\text{O,MP4}}}{g_{\text{O,MN3}} + g_{\text{O,MP4}}}}{A_{\text{O1}} \cdot A_{\text{O2}}} \end{aligned} \quad (22)$$

在上式(22) 中可以看到,因式的两部分均远小于 1,则它们的乘积得到的 $V_{\text{ref}}/V_{\text{pre}}$ 也远小于 1,从而相对与电压 V_{pre} 的变化,基准电路输出电压 V_{ref} 的变化非常小. 因此对于 MOS 管 M_{P7} ,在 V_{pre} 和 V_{ref} 同时发生变化的时候,可以忽略的 M_{P7} 栅端电压(即 V_{ref}) 的变化. 使得管 M_{P7} 和偏置电流 I_{Bias1} 构成一组共栅极放大器,电压 V_{pre} 的上升就会造成 M_{P7} 管所在共栅极放大器的输出端电压上升,因而 M_{N8} 管栅极电压也会升高.

若将 M_{N8} 管作为输入管,其余电路作为该输入管的负载,就会形成了一个 NMOS 输出的共源极放大器. 因而在 M_{N8} 管栅极电压上升的时候,其输出端的电压就会下降,也即电压 V_{pre} 下降.

通过上面的分析过程,在图 2 中所示的这个闭环系统就形成一个负反馈环路,不仅在增强了系统稳定性的同时,而且提高了整个基准系统的高电源抑制(PSR) 特性.

假设 V_{pre} 端到地之间的等效电阻为 R_{pre} ($g_{\text{O,pre}} = 1/R_{\text{pre}}$),由戴维南等效电压定理,可以得到的表达式:

$$\begin{aligned} V_{\text{DD}} \cdot \frac{g_{\text{O,MP8}}}{g_{\text{O,MP8}} + g_{\text{O,pre}}} - V_{\text{pre}} \left(1 - \frac{V_{\text{ref}}}{V_{\text{pre}}}\right) \left(\frac{g_{\text{M,MP7}}}{g_{\text{O,MP7}}}\right) \cdot \\ \frac{g_{\text{O,MN8}}}{g_{\text{O,MP8}} + g_{\text{O,pre}}} = V_{\text{pre}} \end{aligned} \quad (23)$$

由式(23) 可以推得:

$$\frac{V_{\text{pre}}}{V_{\text{DD}}} \approx \frac{g_{\text{M,MP8}} \cdot g_{\text{O,MP7}}}{g_{\text{M,MP7}} \cdot g_{\text{O,MN8}}} \quad (24)$$

将式(22) 与式(24) 合并,可以得到负反馈部分的电源电压到输出基准电压之间的增益为:

$$\frac{V_{\text{ref}}}{V_{\text{DD}}} = \frac{(R_1 + R_2 + r_{\text{Q}})(R_3 + r_{\text{Q}})}{R_1 R_3} \cdot$$

$$\frac{\frac{g_{O,MP2}}{2g_{O,MN2}} \cdot A_{O2} + \frac{g_{O,MP4}}{g_{O,MN3} + g_{O,MP4}}}{A_{O1} \cdot A_{O2}} \cdot \frac{g_{M,MP8} \cdot g_{O,MP7}}{g_{M,MP7} \cdot g_{O,MN8}} \quad (25)$$

通过对比公式(22)与公式(25)可以看出,在原带隙核心电路的基础上,增加一个负反馈环路,使得 V_{DD} 到 V_{ref} 的增益下降了 $(g_{M,MP8} \cdot g_{O,MP7})/(g_{M,MP7} \cdot g_{O,MN7})$ 倍,从而使得增个电路的增益约为MOS管本征增益的平方倍.通过在原基准电路上增加一个负反馈环路模块,不仅使得整个系统的增益得到改善,还加强了系统的负反馈特性,使得系统更加稳定,能够输出更稳定的基准电压 V_{ref} ,使得Buck型的DC-DC芯片其他模块的电路在非常稳定的状态下工作,更好实现的芯片降压工作.

4 仿真结果与分析

本文设计的电路,采用华虹 $0.18\ \mu\text{m}$ BCD工艺,使用Cadence的IC仿真工具中的Virtuoso Spectre,在 $-40^{\circ}\text{C} \sim 100^{\circ}\text{C}$ 的温度范围内进行仿真.

在图2整体电路中,当电源电压 V_{DD} 上电后,整体电路完成启动.可以得到图4所示的输出基准参考电压 V_{ref} 随电源电压 V_{DD} 的变化曲线,当电源电压 V_{DD} 从0变化到5.5V,可以看到在电源电压为3V的时候,基准电路可以正常工作,且输出的基准电压 V_{ref} 稳定在1.23V左右.




图4 基准参考电压随电源电压的变化曲线

图5为TT模型下的带隙基准电压温度特性曲线.从图中可以看到,环境温度从 -40°C 变化到 100°C 的时候,最小值和最大值之间的差仅为 $\Delta V_{ref}=847.2\ \mu\text{V}$ 左右,电路的温度系数为: $4.9 \times 10^{-6}\text{ppm}/^{\circ}\text{C}$.

当输入电压 V_{DD} 为5V时,整个基准源系统的电源抑制比(PSRR)仿真结果如图6所示.从仿真结果可以看到:低频时,电源抑制比基本稳定在 -65.8dB 附近;而在高频处($f=1.5\text{MHz}$),电源抑制比为 -40.2dB .在 $0 \sim 1.5\text{MHz}$ 整个频率的范围内,基准电




图5 带隙基准电压的温度特性

源表现出非常好的低频特性,而在高频部分,电源抑制比虽然有所升高,但也在电路能接受的范围内.




图6 带隙基准系统的电源抑制特性

将本文设计的电路与其他文献资料中的电路进行参数的比较,可得到如表(1)所示的对比.从表中能看出,本文提出的电路在温度变化较大的范围($-40^{\circ}\text{C} \sim 100^{\circ}\text{C}$)具有较低的温度系数,并且在频率变化较宽的范围内($0 \sim 1.5\text{MHz}$)取得比较好的电源抑制特性,在 $3 \sim 5\text{V}$ 的典型环境工作,因此非常适用于BUCK型DC-DC电源管理芯片中.

表1 本文电路的仿真结果与其他文献带隙基准源仿真结果比较

参数	文献[4]	文献[6]	文献[7]	本文
工艺/ μm	0.18	0.35	0.35	0.18
温度范围/ $^{\circ}\text{C}$	$-40 \sim 120$	$-40 \sim 160$	$-40 \sim 125$	$-40 \sim 100$
电源电压/V	2~6	7.5~18	5	3~5
温度系数/ $10^{-6}/^{\circ}\text{C}$	30.38	22	2.5	4.9
PSRR/dB	-65.13@dc -53.85@100kHz	-57.37@dc	-67@dc -50@10kHz	-85.8@dc -40.2@1.5MHz

5 结束语

本文结合BUCK型DC-DC开关电源管理芯片的设计需要,设计了一款低功耗、高性能、带负反馈网络环路的CMOS带隙基准电压源,这款带隙基准源在 $-40^{\circ}\text{C} \sim 100^{\circ}\text{C}$ 温度工作,表现出比较稳定的输

出电压特性,温度系数与 PSRR(电源抑制比)都比同类电路较好.整体电路设计基于传统的带隙基准电路,增加了两级运放,进行参数上的调整,以及加入一个负反馈的环路,有效的保证了输出参考基准电压的稳定性,实现了低功耗和高性能的设计要求.目前,已经成功运用于 BUCK 型 DC-DC 电压芯片中.

参考文献:

[1] XIE F, DAI Q Y. Design of a new CMOS integrated drop-out voltage-regulator IP block[J]. Chinese Journal of Electron Devices, 2009,6(9):1027-1030.

[2] BEHAZD RAZZVI. Design of analog CMOS integrated circuits[M]. CHEN G C. Xi'an:Xi'an Jiaotong University Press, 2002:309-315.

[3] WU J, YAO J N, CHANG C Y. CMOS analog IP linear integrated circuit[M]. Nan Jing: Southeast University Press, 2007:107-112.

[4] HE Z W, JIANG Y F. Design of CMOS bandgap voltage reference circuit with high PSR[J]. Modern Elec-

tronics Technique, 2014,37(13):153-158.

[5] ZHOU Z X, LAI Q T, JIANG Y, et al. A high PSRR bandgap reference[J]. Microelectronics & Computer, 2019,36(5):1-9.

[6] WANG Y X, ZHU B. A CMOS bandgap reference for PWM control buck DC-DC converters [J]. Chinese Journal of Electron Devices, 2013,36(2):252-255.

[7] ZHANG X Z, ZHANG T. A bandgap voltage reference with third - order curvature compensation[J]. Journal of Wuhan University of Science and Technology, 2015,38(1):67-71.

作者简介:

王 晖 男,(1995-),硕士研究生.研究方向为模拟集成电路设计.
E-mail:wanghui_wh@foxmail.com.

张 涛 男,(1967-),博士,教授.研究方向为数模混合集成电路设计.

刘 劲 男,(1981-),博士,副教授.研究方向为 Kalman 滤波器.

(上接第 41 页)

[3] MIRZA M, OSINDERO S. Conditional Generative Adversarial Nets [DB/OL]. arXiv preprint arXiv: 1411.1784.

[4] ZHOU S, XIAO T, YANG Y, et al. GeneGAN: Learning Object Transfiguration and Attribute Subspace from Unpaired Data[C]. 28th British Machine Vision Conference (BMVC2017). London, UK, 2017:111. 1-111. 13.

[5] RATLIFF L J, BURDEN S A, SASTRY S S. Characterization and computation of local Nash equilibria in continuous games[C]. 51st IEEE Annual Allerton Conference on Communication, Control and Computing. Monticello, IL, USA, 2013:917-924.

[6] HINTON G E, OSINDERO S, TEH Y W. A fast learning algorithm for deep belief nets [J]. Neural Computation, 2006, 18(7): 1527-1554.

[7] RONNEBERGER O, FISCHER P, BROX T. U-Net: Convolutional Networks for Biomedical Image Segmentation [C]. 18th International Conference on Medical Image Computing and Computer-Assisted Intervention (MICCAD). Munich, GERMANY, 2015: 234-241.

[8] REN S, HE K, GIRSHICK R, et al. Faster R-CNN: Towards Real-Time Object Detection with Region Proposal Networks[J]. IEEE Transactions on Pat-

tern Analysis & Machine Intelligence, 2017, 39(6): 1137-1149.

[9] SCHROFF F, KALENICHENKO D, PHILBIN J. FaceNet: A Unified Embedding for Face Recognition and Clustering[C]. 28th IEEE Conference on Computer Vision and Pattern Recognition (CVPR2015). Boston, MA, USA, 2015:815-823.

[10] JOHNSON J, ALAHI A, LI F. Perceptual Losses for Real-Time Style Transfer and Super-Resolution[C]. 14th European Conference on Computer Vision. Amsterdam, NETHERLANDS, 2016:694-711.

[11] LIU Z, LUO P, WANG X, et al. Deep Learning Face Attributes in the Wild[C]. IEEE International Conference on Computer Vision (ICCV2015). Santiago, CHILE, 2015: 3730-3738.

作者简介:

魏子涵 男,(1999-).研究方向为嵌入式系统设计.

王 慧 女,(1993-),硕士研究生.研究方向为图像处理.

王 晶 女,(1982-),博士,副研究员.研究方向为计算机体系结构、智能芯片设计.

高 岚 女,(1987-),博士,讲师.研究方向为计算机体系结构、GPGPU 体系结构及编程优化、并行编程模型.

张伟功(通讯作者) 男,(1967-),博士,研究员.研究方向为计算机体系结构、系统总线技术.

Email:zwg771@cnu.edu.cn